⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公開特許公報(A) 平2-260443

®Int.Cl.5

識別記号

庁内整理番号

❸公開 平成2年(1990)10月23日

H 01 L 21/78

Q 6824-5F

審査請求 未請求 請求項の数 2 (全6頁)

図発明の名称 半導体装置およびその製造方法

②特 題 平1-83172

②出 願 平1(1989)3月30日

@発明者 松 岡

敬 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社光・マ

イクロ波デパイス研究所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 増雄 外2名

明知音

1、発明の名称

半導体装置およびその製造方法

2 、特許請求の範囲

(1) 半導体基板上に衆子が形成された半導体装置の機械的強度を高めるためのメタライズ(金属股)が、前紀半導体基板上に張り出さないように 該半導体基板の側面のみに形成されることを特徴 とする半導体装置。

(2) 半導体基板上の素子を覆うようにレジストを形成する工程と、前記レジストをマスクとしてウエットエッチングによりスクライブ用の勝を形成する工程と、前記を電腦上に電気メッキ法によってメタライズを形成する工程と、前記を工程と、前記のようライブ用の滞に沿って分割する工程と、前記スクライブ用の滞に沿って分割する工程とを含む前記請求項」に記載の半導体装置の製造方法。

[産業上の利用分野]

本発明は、半導体基板、特に、化合物半導体基板上に素子を形成してなる半導体装置、例えば、MMIC(マイクロウエーブ モノリシックIC) およびその製造方法に関し、さらに詳しくは、半導体基板を薄くした際に、半導体装置の機械的強度を高めるために放半導体基板の側面に形成されるメクライズ(金属層)の構造および製造方法に関する。

[従来の技術]

この種の半導体装置の製造手順を、第2図に基づいて説明する。

先ず、第2図(A)に示されるように、トランジスタやコンデンサなどの素子1、2が形成された半導体基板、例えば、GaAs 基板3を、フォトエッチング工程に移し、チップ分離すべきつまり(スクライブライン)以外の部分がすべてフォトレジストで覆われるように、レジストパターンを形成してドライエッチング法によってGaAs 基板3にスクライブ用の溝5を形成する。この基板の深さは、最終的に得られる半導体装置の基板の

厚さとほぼ等しい深さ、例えば、20~30μs に運ばれる。その後、マスクとして使用したフォトレジストを第2図(B)に示されるように除去する。

次に、再び、フォトエッチング工程に移し、第2図(C)に示されるように、スクライブ用の溝5の部分が露出し、かつ、素子1,2の部分がフォトレジスト10で優われるようにレジストパターンを形成する。そして、後の電気メッキ工程で必要となる給電層6を、スパッタリング法によって第2図(D)に示されるように、全面に形成する。

さらに、もう一度、フォトエッチング工程に移 し、電気メッキの際にメタライズの成長を阻止す るための壁となるフォトレジスト11によるパタ ーンを第2図(E)に示されるように基板3の表 面に形成する。

次に、給電層 6 が露出している部分に、電気メッキ法によって第 2 図(P) に示されるようにメッキ、すなわち、機械的強度を高めるためのメタライズ(全属層) 7 を形成し、そして、第 2 図(G)

行わねばならず、フォトレジスト塗膜の不均一、 異像後薄内に発生するレジスト残産などの問題が 生じるとともに、歩留まりの低下や工程数が多い ために製造に時間がかかるなどの難点がある。

本発明は、上述の技術的課題を解決し、半導体 装置の信頼性を高めるとともに、製造時における 歩留まりの向上および製造に要する時間を短縮す ることを目的とする。

[課題を解決するための手段]

上述の目的を達成するために、請求項1に記載の本発明の半導体装置では、半導体基板上に素子が形成された半導体装置の機械的強度を高めるためのメタライズが、前紀半導体基板上に張り出さないように数半導体基板の側面のみに形成されるようにしている。

また、請求項2に記載の本発明の半導体装置の 製造方法では、半導体基板上の素子を覆うように レジストを形成する工程と、前記レジストをマス クとしてウエットエッチングによりスクライブ用 の滞を形成する工程と、無電解メッキ法によって に示されるように、不要な上層のフォトレジスト 1 1、給電層 6 および下層のフォトレジスト 1 0 を除去し、さらに、スクライブ用の薄 5 に沿って 分割することにより、甚板 3 の側面にメタライズ 7 が形成された半導体装置が得られることになる。 [発明が解決しようとする課題]

このような従来例の半導体装置では、側面のメタライズ 7 が、第 2 図(G) に示されるように、
表面側に張り出した構造となり、このため、 ワイヤがメタライズ 7 に接触しないように素子 1 . 2 を側面から
離して形成しなければならず、その分半導体装置
のサイズが大きくなる。また、半導体装置を取り
付け台、いわゆる、キャリアに半田で固定する際
に、半田がメタライズ 7 を伝って基板表面にまで
遠し、
素子 1 . 2 を破壊する場合があるという
館もある。

さらに、従来の製造方法では、基板表面に、例 えば、20~30μα 6のスクライブ用の薄 5 を 形成した後にフォトエッチング工程を繰り返して

前記スクライブ用の溝のみに給電層を形成する工程と、前記給電層上に電気メッキ法によってメタライズを形成する工程と、前記レジストを除去する工程と、前記スクライブ用の溝に沿って分割する工程とを含んでいる。

[作用]

本発明の半導体装置では、メタライズが半導体 基板上に張り出していないので、半導体基板上の 素子を従来例のように側面から離した位置に形成 する必要がなく、したがって、半導体装置のサイ ズを従来よりも小さくすることが可能となり、ま た、半導体装置を半田によってキャリアに固定す る場合に、半田がメタライズを伝って表面まで上 がってきて素子を破壊するといったことが防止さ れる。

また、本発明の半導体装置の製造方法では、スクライブ用の溝を形成した後には、フォトエッチング工程を通す必要がないので、製造工程が簡素化され、従来例のように、フォトエッチング工程におけるフォトレジスト整度の不均一、潜内に発

生するレジスト段遊などの問題、あるいは、歩名 まり低下や製造に時間がかかるといった問題も解 消されることになる。

[実施例]

以下、図面によって本発明の実施例について、詳細に説明する。

第1図は、本発明の一実施例の半導体装置を製造するための方法を示す断面図であり、第2図の 従来例に対応する部分には、同一の参照符を付す。

先ず、第1図(A) に示されるように、トランジスタやコンデンサなどの素子1.2 が形成された半導体基板、例えば、G a A s 基板 3 を、フォトエッチング工程に移し、第1図(B) に示されるように、チップ分離すべき箇所(スクライブライン) 以外の部分がすべてフォトレジスト4で優われるように、レジストパターンを形成する。このフォトレジスト4 としては、次工程のウエットエッチングおよびメッキ液に対して耐性のあるもの、例えば、環化ゴム系のフォトレジストが用いられる。

ケルからなるメタライズ 7 を形成する。このとき、スクライブ用の溝 5 を形成する際にできたアンダーカットによってフォトレジスト 4 がメタライズ 7 の成長を阻止する壁となり、メタライズ 7 が基板 3 の表面まで延びることがない。

次に、第1図(F)に示されるように、不要となったフォトレジスト4を除去し、さらに、スクライブ用の溝 5 に沿って分割することにより、メタライズ 7 が、GaAs 基板 3 上に張り出すことなく、該基板 3 の側面のみに形成された半導体装置を得ることになる。

このように本発明の半導体装置では、第1図(F)に示されるように、その機械的強度を高めるためのメタライズ 7 が、半導体装置の表面側に張り出すことなく、その側面のみに形成されるので、半導体基板上の素子1.2 を従来例のように側面から難した位置に形成する必要がなく、したがって、半導体装置のサイズを従来よりも小さくすることが可能となる。また、半導体装置を半田によってキャリアに固定する場合に、半田がメタライズ

次に、フォトレジストイをマスクとしてウエットエッチングを行い、第1図(CC)に示され方法では、第1叉でする。本発明の構ちを形成する。本発明ったは、従来のドライエッチングに代えてウエッチングによってスクライブ用の構ちを形成するようにしているが、その理由は、ドライエしているが、その理からアンダーカットと、フォトレジストイの端からアンダーカットと、で降ちが形成されることでのまま利用できるためである。

次に、無電解メッキを行って第1図(D)に示されるように、スクライブ用の薄5の内壁だけに金やニッケルなどからなる給電層6を形成する。無電解メッキ法では、処理の条件を適当に設定することにより、フォトレジスト4に給電層6を成長させることなく、半導体基板3のみに給電層6を成長させることが可能である。

そして、第1図(E)に示されるように、給電 眉6上に電気メッキ法によって、例えば、金やニッ

を伝って表面まで上がってきて素子!, 2 を破壊 するといったことが防止される。

また、本発明の製造方法では、第2図の従来例に比べて工程数を大幅に低減することが可能になるとともに、スクライブ用の溝5を形成した後には、フォトエッチング工程を一度も通す必要がないので、従来例のように、フォトエッチング工程におけるフォトレジスト競技の問題、あるいは、歩留生するレジスト残造などの問題、あるいは、歩留まり低下や製造に時間がかかるといった問題も解消されることになる。

上述の実施例では、スクライブ用の時 5 内に無電解メッキ法によって給電暦 6 を形成した後、さらに、機械的強度を高めるために、電気メッキ法によってメタライズ 7 を形成するようにしているけれども、給電暦 6 をメタライズ 7 として兼用してもよい。 [発明の効果]

以上のように本発明の半導体装置では、メタライズが半導体基板上に張り出していないので、半

導体基板上の案子を従来例のように側面から離した位置に形成する必要がなく、半導体装置のサイズを小さくすることが可能となり、また、半導体装置を半田によってキャリアに固定する場合に、 業子が破壊されるといったことが防止される。

また、本発明の半導体装置の製造方法では、スクライブ用の満を形成した後には、フォトエッチング工程を通す必要がないので、製造工程が簡素化され、歩留まりが向上し、製造時間も大幅に短縮されることになる。


4、図面の簡単な説明


第1 図は本発明の一実施例の製造方法を示す断面図、第2 図は従来例の製造方法を示す断面図である。

1,2…素子、3…GaAs基板、4…フォトレジスト、5…スクライブ用の薄、6…給電層、7…メタライズ。


代理人 大岩增雄

第 1 図 (その1)






第 1 図 (その2)



⊠

策の

特開平2-260443 (6)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.